실험7결과보고서. 이미터 공통 증폭기의 특성 Up - 자료영어

From : http://www.needreport.com/index.php?document_srl=322752
실험7결과보고서. 이미터 공통 증폭기의 특성 Up

자료 (압축파일).zip

실험7결과보고서. 이미터 공통 증폭기의 특성

실험7결과보고서. 이미터 공통 증폭기의 특성

전자회로 설계 및 실험

`실험 7. 이미터 공통 증폭기의 특성`

결과보고서

Ⅰ. 실험 목적

1.이미터 공통(CE) 증폭기의 전압이득을 측정한다.

2. 증폭기 이득에 대한 이미터 바이패스 커패시터의 영향을 관측한다.

3. CE 증폭기의 입력 및 출력 임피던스를 측정한다.

4. CE증폭기의 전력 이득을 결정한다.

5. 오실로스코프를 사용해서 CE 증폭기의 입력과 출력 신호 전압의 위상을 관측한다.

Ⅱ. 실험 결과 및 분석

바이어스 안정화 실험은 다음과 같은 Voltage Divider 회로를 이용하여 트랜지스터를 포함한 회로가 증폭기로써 작용하도록 바이어스 시킨다. 과정 2는 바이어스 되었을 때, 를 측정해보는 실험이다. 회로가 바이어스 되어 증폭기로써 작용하더라도 입력된 신호의 진폭에 의해 왜곡된 신호가 출력 될 수 있다. 과정 4는 그러한 왜곡이 생기지 않는 최대 출력를 가지도록 하는 입력 파형의 진폭을 측정해보는 실험이다. 과...전자회로 설계 및 실험

`실험 7. 이미터 공통 증폭기의 특성`

결과보고서

Ⅰ. 실험 목적

1.이미터 공통(CE) 증폭기의 전압이득을 측정한다.

2. 증폭기 이득에 대한 이미터 바이패스 커패시터의 영향을 관측한다.

3. CE 증폭기의 입력 및 출력 임피던스를 측정한다.

4. CE증폭기의 전력 이득을 결정한다.

5. 오실로스코프를 사용해서 CE 증폭기의 입력과 출력 신호 전압의 위상을 관측한다.

Ⅱ. 실험 결과 및 분석

바이어스 안정화 실험은 다음과 같은 Voltage Divider 회로를 이용하여 트랜지스터를 포함한 회로가 증폭기로써 작용하도록 바이어스 시킨다. 과정 2는 바이어스 되었을 때, 를 측정해보는 실험이다. 회로가 바이어스 되어 증폭기로써 작용하더라도 입력된 신호의 진폭에 의해 왜곡된 신호가 출력 될 수 있다. 과정 4는 그러한 왜곡이 생기지 않는 최대 출력를 가지도록 하는 입력 파형의 진폭을 측정해보는 실험이다. 과정 5는 일그러짐이 없는 출력을 발생시키는 최대 입력 파형의 진폭을 출력을 일그러짐이 생길 때까지 계속 주려보는 실험이다.

실험을 통해 측정한 값들은 아래와 같다.

과정

전류,mA

전압 V

파형

입력파형

출력파형

2

3.42

0.726

3.74

1.93

x

x

x

x

4

3.369

0.721

3.823

1.905

0

66.4

(신호 발생기 입력값 : 30)

180

5.76

5

3.35

0.726

3.845

1.899

0

28

(신호 발생기 입력값 : 10)

180

2.2

과정 2를 통해 위에 회로가 Active move로 제대로 바이어스 되었다는 것을 확인 할 수 있다.

( ` 0, ` 0)

과정 2, 4, 5에서의 바이어스점(직류 성분)들은 거의 비슷하게 나왔다. 작은 오차가 보이는 이유는 측정 장비에 의한 오차를 생각해 볼수 있을 것 같다. 또, 입출력에 달려 있는 캐패시터는 교류 파형의 직류성분(노이지)를 차단해주는 필터이다. 이러한 직류 성분이 제대로 걸러지지 않는다면, 바이어스 점에 영향을 줄수 있기 때문에 회로에 달아준다. 그런데, 시뮬레이션에서처럼 캐패시터가 완전히 직류성분을 차단하는 것은 이상적인 경우이다. 즉, 캐패시터를 통해 완전히 직류성분을 차단시켜주지 못해 바이어스 점의 약간의 오차가 생긴 것 같다.

과정 4에서 입력신호를 66.4 를 했을 때 일그러짐이 없는 최대 파형이 나왔다. 그리고 입력파형과 출력파형은 모의실험의 결과와 같이 180도의 위상차를 보여 주었다. 그런데 신호 발생기에서 입력한 피크 전압과 오실로스코프를 통해 측정한 피크 전압의 많이 오차가 났는데, 이러한 오차의 원인은, 우선 오실로스코프는 신호발생기의 2배의 진폭으로 화면에 출력했다. 또한 실험을 하면서 오실로스코프는 작은 진폭의 교류신호일수록 오차가 많이 발생함을 관찰할 수 있었는데, 이는 작은 신호일수록 오실로스코프의 정밀성이 떨어져 오차가 발생할 확률이 크다는 것을 말해준다.

과정 5의 경우는 신호발생기를 통해 입력할 수 있는 최소 피크 전압이 10이었는데 그 때까지 일그러지는 출력 파형을 관찰할 수는 없었다. 그래서 그때를 기준으로 측정값들을 측정했다. 교류신호의 진폭이 작아질 때, 일그러지는 출력 신호가 생기는 원인을 모의실험을 통해 분석해보면, 입출력에 달려있는 캐패시터는 이상적으로 직류성분을 완전히 차단해 주어야 한다. 하지만, 아주 작은 값(거의 0에 가까운 값)들이 캐패시터를 통해 새는 것을 확인 할수 있었다. 이에 따라. 입력신호가 아주 작게 되면, 이러한 새는 직류 성분을 무시 할수 없어 일그러지는 출력 파형이 만들어 진다는 것을 알 수 있었다. 모의실험에서도 입력 신호가 0.1라는 0에 가까운 신호일 때 일그러지는 파형이 관측 되었는데, 이는 캐패시터가 거의 완벽하게 직류 성분을 차단하고 있다는 것을 말해준다. 실재 실험에서도 입출력에 달려 있는 캐패시터가 직류성분을 차단하는 역할을 잘 수행하고 있음을 말해준다.

과정

전류,mA

전압, V

파형

입력파형

출력파형

2

3.534

0.698

3.474

1.992

X

X

4

3.534

0.698

3.474

1.992

0.01

1.10

5

3.534

0.698

3.474

1.992

0.1

11

일그러짐이 없는 출력 파형 모습

일그러진 출력 파형 모습

과정 2,3,4 실험 모습

이미터 바이패스 커패시터가 이득에 미치는 영향에 관련된 실험은 다음과 같은 회로를 만들어 베이스 컬렉터 이미터의 파형을 관찰하고, 이 증폭기 회로의 전압이득을 계산해 보는 실험이었다. (과정 7, 8) 그리고, 이미터에 병렬 연결된 바이패스 캐패시터를 제거하면, 베이스 컬렉터 이미터 파형이 어떻게 변하는지 확인해 보고, 이득에는 어떻게 영향을 미치는지 확인해 보는 실험이다. (과정 9, 10) 마지막으로 이미터에 있는 저항까지 제거 했을 때, 회로에 어떤 영향을 미치는 실험에 보는 것이 실험 11, 12 과정이다.

과정 7,8

과정 9,10

과정 11, 12

과정

파형(접지에 대한)

베이스

컬렉터

이미터

이득

7,8

38

2.76

22

72.63

9,10

40

120

56

3

11,12

38

48.6

1.28

실험 결과는 위와 같이 나왔다. 그리고 각각 베이스 컬렉터 이미터의 파형은 모의실험과 똑같은 결과가 나왔다. 베이스와 이미터의 파형은 동상이 나왔고, 컬렉터에서는 180도의 위상차를 보였다. 그리고 과정 11, 12의 과정에서 컬렉터의 파형은 일그러져 나왔다.

위의 실험결과를 분석해 보자.

바이패스 커패시터가 미치는 영향을 살펴보면, 바이패스 커패시터가 제거되면 이득이 급격히 감소됨을 확인 할 수 있다. (과정 7,8 / 과정 9,10 비교) 이러한 결과가 나온 이유를 생각해보면, Common Emitter 회로에서 Emitter에 저항을 달면, 회로는

자료 (압축파일).zip