실험10예비보고서. 소스 공통 증폭기 Up 실험10예비보고서. 소스 공통 증폭기실험10예비보고서. 소스 공통 증폭기실험10. 소스 공통 증폭기 실험 목적 1. MOSFET의 드레인(drain)특성을 실험적으로 결정한다. 2. FET 증폭기에 대한 바이어스 방식을 공부한다. 3. MOSFET 소스 공통 증폭기의 전압 이득을 측정한다. 기초 이론① JFET / MOSFET◆ JFET(Junction FET)☞ 역방향 바이어스 pn 접합으로 채널 전류를 제어하는 FET◆ JFET와 MOSFET의 차이는☞ JFET은 동작에 있어 항상 역방향 바이어스가 되어야 한다. 즉, gate 전압이 음전압이므로 회로의 응용 및 설계에 불편을 가져다주는 경우가 많다. (전원의 추가 인가 등)MOSFET의 바이어스는, 항상 역방향 바이어스여야하는 JFET과 차이가 있다. 즉, 조건에 따라 역방향 바이어스가 아니더라도 동작한다.또한, MOSFET은 JFET보다 훨씬 더 ...실험10. 소스 공통 증폭기 실험 목적 1. MOSFET의 드레인(drain)특성을 실험적으로 결정한다. 2. FET 증폭기에 대한 바이어스 방식을 공부한다. 3. MOSFET 소스 공통 증폭기의 전압 이득을 측정한다. 기초 이론① JFET / MOSFET◆ JFET(Junction FET)☞ 역방향 바이어스 pn 접합으로 채널 전류를 제어하는 FET◆ JFET와 MOSFET의 차이는☞ JFET은 동작에 있어 항상 역방향 바이어스가 되어야 한다. 즉, gate 전압이 음전압이므로 회로의 응용 및 설계에 불편을 가져다주는 경우가 많다. (전원의 추가 인가 등)MOSFET의 바이어스는, 항상 역방향 바이어스여야하는 JFET과 차이가 있다. 즉, 조건에 따라 역방향 바이어스가 아니더라도 동작한다.또한, MOSFET은 JFET보다 훨씬 더 큰 입력 임피던스를 갖는다.◆ MOSFET의 종류☞ MOSFET은 제작 방식에 따라 디플리션(depletion-공핍)형 또는 인핸스먼트(enhancement-증가)형으로 구분된다.② Enhancement MOSFET인핸스먼트형에서는 드레인과 소스 사이에 채널이 형성되어 있지 않고, N형 드레인과 소스는 P형 기판에 의해 분리되어 있다. 기판 위에 매우 얇은 SiO2막(절연막)이 형성되며, 그 위에 게이트로 작용하는 금속이 증착된다. 게이트, 드레인, 소스 및 기판에는 전극용으로 오믹 접촉이 형성된다.게이트가 FET의 기판으로부터 절연되어 있기 때문에, 절연 게이트 FET(IGFET - Insulated Gate FET)라고도 한다. 게이트와 기판은 SiO2 절연막에 의해 분리된 커패시터의 전극판 역할을 한다. 게이트가 기판에 접속된 소스에 대해 (+)이면 커패시터는 충전된다. 게이트가 (+)이므로 드레인과 소스 사이의 반도체 표면에 음전하(전자)가 유도되어 채널이 형성되고, 소스-드레인 회로에 전류가 흐르게 된다.◆ 오믹 접촉(ohmic contact)이란☞ 금속과 반도체의 접합에서는 두 재질의 일함수의 차이에 따라 전류-전압 특성이 달라진다. 반도체가 n타입일 경우, '반도체의 일함수`금속의 일함수'일 때 I-V 특성이 선형으로 나타나고, 반도체가 p타입일 경우 그 반대의 경우에서 I-V 특성이 선형으로 나타난다. 이와 같이 I-V 특성이 선형으로 나타나는 금속-반도체 접합을 ohmic contact라 한다.N채널 인핸스먼트형 MOSFET은 게이트가 소스에 대해 (+)일 때만 전류가 흐르고, 게이트-소스 바이어스가 0이면 차단 상태가 된다.게이트는 기판으로부터 절연되어 있기 때문에, 게이트가 기판에 대해 (+)일지라도 직류 게이트 전류는 흐를 수 없다. 그러므로 MOSFET은 고임피던스 트랜지스터이다.③ Depletion MOSFET디플리션형 MOSFET은 인핸스먼트형과 달리 N형 채널을 가지고 있다. 게이트-채널 커패시터가 충전되면, N채널에는 음전하 캐리어가 유도되어 채널의 전도도와 드레인 전류가 흐른다. 이것이 인핸스먼트 모드이다.게이트가 접지되었을 때, 즉 게이트 전압이 0일 때 채널에 흐르는 드레인 전류는 양의 게이트 전압에서 흐르는 드레인 전류보다 작다. 이와 같이 게이트 전압이 0일 때도 드레인 전류가 흐르기 때문에 이것을 normally ON MOSFET이라 한다.게이트가 소스에 대해 (-)가 되면 게이트에 있는 전자들은 N채널에 있는 음전하 캐리어들을 쫓아버리기 때문에, 채널을 공핍시켜 드레인 전류를 감소시킨다.게이트가 더욱 음으로 되면, 드레인 전류는 더욱 감소한다. VGS가 충분히 음으로 되면, 드레인 전류는 차단된다.디플리션형 MOSFET은 N기판에 P채널을 형성하여 만들 수도 있다. 아래의 디플리션 MOSFET 기호에서의 수직 채널선은 점선이 아니다. 그 이유는 소자가 `normally ON` 상태이기 때문이다. 디플리션형 MOSFET에 대한 드레인 특성 곡선은 JFET과 비슷하다.④ 각 FET별 차이점아래의 자료는 각각 JFET, 디플리션형 MOSFET, 인핸스먼트형 MOSFET의 드레인 특성 차이점을 나타내고 있다. JFET의 특성 곡선과 디플리션형 MOSFET의 드레인 특성이 유사하다는 것을 알 수 있다. 인핸스먼트형 MOSFET이 상대적으로 고임피던스 트랜지스터이기에 가장 널리 사용된다.⑤ 분압기 바이어스왼쪽 그림은 분압기 바이어스 방식을 사용한 N채널 JFET 게이트 바이어스 회로이다.◆ 게이트-접지 사이의 전압 VG☞ VG = {R1 / (R1 + R2)}VDD◆ 소스-접지 사이의 전압 VS☞ VS = ID × RS즉 소스-접지 사이의 전압 VS는 소스 저항 RS 양단의 전압 강하와 같으며, 그 크기는 드레인 전류 ID와 RS값에 의해 정해진다.◆ 게이트 바이어스 VGS☞ VGS = VG - VS게이트가 역방향 바이어스로 되려면, VS가 VG보다 커야 한다. JFET은 역방향 바이어스가 동작의 필수 조건이므로, 각 파라미터는 위의 조건을 만족하도록 선택된다.게이트-접지 사이에 교류 신호 (vg)를 인가하면, 위의 왼쪽 회로는 교류 증폭기로서 동작한다. 그러나 그 이득이 매우 낮은데, 이는 교류 전압 (vg)가 RS 양단에 발생하여 게이트-소스 신호 전압은 vg와 vs의 차가 된다.RS에 걸리는 교류 신호 전압은 RS 양단에 바이패스 커패시터 C1을 연결하면 제거될 수 있다. C1의 근사값은 증폭기가 처리할 수 있는 최저 주파수에 대해 다음의 관계식을 사용해서 계산한다.◆ 커패시터 근사값☞ xc1 = RS / 10이는 BJT 증폭기에서 이미터 저항을 바이패스시키는 데 사용된 방식과 동일하다. 위의 회로에서 출력 신호는 드레인에 접속된 저항 RL 양단에 나타난다.⑥ 자기 바이어스오른쪽 회로는 N채널 JFET의 자기 바이어스(self-bias) 방식을 보여주고 있다. 게이트가 R1을 통해 접지
자료 (압축파일).zip
댓글 없음:
댓글 쓰기