실험10결과보고서. 연산 증폭기 특성 다운로드 - 다음무료서식

From : http://www.needreport.com/index.php?document_srl=322792
실험10결과보고서. 연산 증폭기 특성 다운로드

자료 (압축파일).zip

실험10결과보고서. 연산 증폭기 특성

실험10결과보고서. 연산 증폭기 특성

실험회로 10. 연산 증폭기 특성

`결과보고서`

Ⅰ. 실험 목적

1) 연산증폭기의 이득은 출력단에서 입력단으로의 외부 부귀환 루프에 의해 결정됨을 실험으로 확인한다.

2) 비반전 증폭기와 반전 가산기를 연산증폭기를 이용하여 구성한다.

Ⅱ. 실험 결과 및 분석

1.연산 증폭기의 이득

R_F

R_R

V_p-p

이득

위상

출력

입력

10000

100

14.4

210m

68.57

1,000

14

1.44

9.22

10,000

14.2

13.69

1.037

180

100K

2.12

20

0.106

200K

1.06

20

0.053

1000K

216m

20

0.0108

이 실험은 연산증폭기의 입력단자에 달려있는 저항 의 크기를 변화시켰을때 전압이득을 관찰하는 실험이었다. 실험 결과를 보면 전압이득은 과 의 비에 따라 변하게 되었고 위상은 반대였다.

X

왼쪽그림을 보자. 먼저 키르히호프 전류 법칙을 적용하면

이다. 이므로

, 가 된다. 즉 출력 파형은 입력파형의 180도 위상이 변한 반대 극성이 나타나고 가된다.(이실험에서 )

실험결과는 위에서 유도한 와 같은 결과가 나왔다.

2.비반전 증폭기

R_F

R_R

V_p-p

이득

위상 차

출력

입력

10000

100

13.6

132m

103.03

1,000

11.2

1

11.2

10,000

14.4

7

2.057

100K

14.4

12.7

1.134

200K

14

12.9

1.085

1000K

14.4

13.9

1.036

이 실험은 비반전 증폭기의 입력단자에 달려있는 저항 의 크기를 변화시켰을 때 전압이득을 관찰하는 실험이었다.

X

왼쪽 그림을 보자.

이다.

이므로

, 이 된다. 즉 출력파형의 위상 및 극성은 입력파형과 같으며

이 된다.

비반전 가산기의 실험결과 이론적으로 알고 있는 와 비교적 작은 오차를 같는 결과를 가졌다.

3.출력 옵셋 전압

Vout

Vin

시뮬레이션

-14.816

0.2

실험결과

1.31

0.0015

-시뮬레이션 회로- -시뮬레이션, 실험 결과-

이 실험은 Op-amp의 output offset 전압을 측정하는 실험이다. 측정한 세 개의 값의 평균값을 사용했다. 출력 옵셋 전압은 연산기 내부에 있는 차동입력단에서 불가피하게 나타나는 제조공정상의 부정합의 결과로 발생한다. (때로는 온도의 영향을 받기도 한다)

실험에 사용된 회로는 gain이 1000인 증폭 회로 이므로 측정된 출력 전압과 입력 전압 사이에 의 관계를 가진다. 이론과 비교해 봤을 때 실험 결과는 어느 정도의 오차를 생각한다면 정확한 결과이다.

이 offset 전압 또한 회로의 부정확성을 초래하므로 엄밀한 측정이 필요한 실험에서는 +입력단자에 offset 전압을 상쇄 시킬 전압을 걸어서 0으로 맞춰 준다.

4.슬루율

ΔV

ΔT

SR

741C

2V

0.1m

20000

결과

0.55

25us

22000

-시뮬레이션 회로- -시뮬레이션 결과-

슬루율은 출력 전압이 변할 수 있는 최대 최대 속도로 정의 하고 다음과 같이 정의한다. (슬루율은 주파수가 높은 입력 신호에 대해 비선형 왜곡을 일으킨다.) 결과값은 측정한 세 개의 값의 평균값을 사용했다.

실제 실험은 출력에서 saturation이 일어나지 않을 정도의 사각파를 입력으로 넣어주고 출력전압까지 올라가는데 걸리는 시간을 측정하였다. 실험 결과값을 보면 시뮬레이션 결과와 10% 정도의 오차가 났다. 실제 회로에서 주파수가 커짐에 따라 dalay time이 존재하기 때문이다.

[ 질문 ]

1. 연산 증폭기의 최대 무 왜곡 정현파 출력 전압은 증폭기 이득에 따라 변하는가

아니다. 연산증폭기의 최대 무 왜곡 정현파 출력은 바이어스로 주는 및 에 따라 변한다. 증폭기가 최대로 증폭해 줄 수 있는 양의 한계전압이 이고 음의 한계 전압이 이다.

2. 출력과 입력 전압의 극성 사이에 상관 관계가 있는가

반전증폭기의 경우 출력파형은 입력파형의 180도 위상이 변한 극성이 나타났다. 비반전증폭기의 경우 출력파형과 입력파형의 위상이 같은 극성이 나타났다. 이는 이론적으로 알고있는 (반전증폭기), (비반전증폭기)를 통하여도 알수 있고, 실험결과를 통해서도 확인 할 수 있었다.

3. 반전 증폭기의 실험적 이득과 RF, RR 간에는 어떠한 관계가 있는가

이다. 즉, 두 저항의 비에 비례하여 입력 전압이 출력 전압으로 증폭된다. 이는 위의 반전 증폭기의 결과에서도 확인할 수 있다.

4. 연산 증폭기의 슬루율이 2V/㎲라 할 때, 만일 대신호 입력이 연산 증폭기를 구동한다면, 출력이 10V에서 +10V까지 변하는 데에는 얼마의 시간이 소요되는가

10㎲

자료 (압축파일).zip